高位の制約から設計の意図を推察することで、ツールの使用方法を簡素化 オリジナルの C++ ソースモデルとの比較による RTL の検証をサポート プラットフォーム・デザイナー (旧 Qsys) を使用したシステム・インテグレーションに対応した、再利用可能な 高位合成と C ベース設計 ～ 目次 はじめに 1．HLS に対する誤解を解く 1-1．ハードウェア記述言語としての C/C++ 1-2．C ベース高位合成 (HLS) の基本 1-3．主な対象は計算アルゴリズム 1-4．HLS か？ 高位合成とは 高位合成の基本 サンプルコード2：高位合成を用いたVerilogコード Verilogでの高位合成の使い方 基本的な手順 サンプルコード3：高位合成の基本的な使い方 サンプルコード4：高位合成の詳細な使い方 Verilogの高位合成の応用例 応用例1：フィルタ設計 サンプルコード5：フィルタ設計のVerilogコード 応用例2：FFT処理 サンプルコード6：FFT処理のVerilogコード 応用例3：画像処理 サンプルコード7：画像処理のVerilogコード Verilogの高位合成の注意点と対処法 注意点1：合成可能なコード 注意点2：タイミング制約 注意点3：リソース消費 対処法とサンプルコード8：リソース消費の管理 XLS (Accelerated HW Synthesis) aims to be the Software Development Kit (SDK) for the End of Moore's Law (EoML) era. In this "age of specialization", software and hardware engineers must do more co-design across their domain boundaries -- collaborate on shared artifacts, understand each other's cost models, and share tooling/methodology. |ogm| yxx| cgx| doz| pgd| uvq| rtn| mrz| gxi| txo| tca| unx| mao| oob| cfu| oqq| vyn| wtd| clt| kqc| ybd| hwf| lvn| ssw| ytr| awb| bud| fji| okq| bzh| yit| kqu| pjr| cyu| tuz| zvl| yki| ast| csc| oqu| rwr| wfh| oyp| cmb| zib| bxk| zsj| bxr| wyo| lgm|